Son yıllarda bilgisayarların, dijital ağların ve televizyon teknolojilerinin hızlı gelişimi ile insanların yüksek kaliteli televizyon görüntülerine olan talebi artmaya devam etmiş ve ülkemin radyo ve televizyon endüstrisi hızlı bir gelişme ve hızlı bir gelişim göstermiştir. Dört yıl önce başlatılan dijital TV uydu yayıncılığı, günümüzde hatırı sayılır bir ölçek oluşturmuştur. Dijital video kaydı, dijital özel efektler, doğrusal olmayan düzenleme sistemleri, sanal stüdyolar, dijital yayın araçları, ağ sabit disk dizileri ve robotik dijital oynatma sistemleri art arda CCTV ve il ve belediye TV istasyonlarına girmiştir. Standart yüksek çözünürlüklü dijital TV SDTV/HDTV, büyük bir ulusal bilimsel araştırma endüstrisi projesi olarak listelenmiş ve pilot yayın Merkezi Radyo ve Televizyon Kulesi'nde gerçekleştirilmiştir. Halihazırda ülkemin dijital televizyon program yapımı ve dijital televizyon karasal yayıncılığı yoğun bir şekilde teşvik edilmekte olup, "On Birinci Beş Yıllık Plan" ülkemin dijital televizyonunun genel değişiminin hazırlık dönemi ve geçişin önemli bir aşaması olacaktır. analogdan dijitale yayın ve televizyon sisteminin
Bu tasarım, bu eğilimle başa çıkmak ve çok kanallı ASI/SDI dijital video sinyali optik iletim ekipmanına yönelik büyük pazar talebini karşılamak üzere tasarlanmıştır. Bir optik fiberde iki ASI/SDI dijital video sinyalini aynı anda iletmek için zaman bölmeli çoğullama teknolojisini kullanan bir optik iletim ekipmanıdır. Bu tasarım, gelecekte daha yüksek hızlı asenkron dijital sinyal optik iletim ekipmanının geliştirilmesi için sağlam bir temel oluşturabilir.
1. Sistem uygulama planı
ASI/SDI seri sinyali, eşitleme devresi tarafından yeniden şekillendirilir ve bir dizi diferansiyel sinyale dönüştürülür; daha sonra sinyaldeki saat, sinyalin bir sonraki kod çözme ve senkronizasyonunda kullanılmak üzere saat kurtarma devresinden çıkarılır; kod çözme devresinden geçtikten sonra, seri yüksek hızlı sinyal, bir sonraki elektrik çoğullama işlemine hazırlanmak için paralel bir düşük hızlı sinyale dönüştürülür; son olarak, asenkron sinyal, FIFO devresinin ayarlanması yoluyla yerel elektrik çoğullama saati ile senkronize edilir, böylece yerel elektrik çoğullamayı gerçekleştirir; Daha sonra optik modülün elektriksel/optik dönüşümü yoluyla alıcı uca iletilir. Sinyali aldıktan sonra, alıcı uç, tüm iletim sürecini tamamlamak için orijinal ASI/SDI seri sinyalini geri yüklemek için bir dizi ters dönüştürme devresinden geçer.
Bu tasarımda, ASI/SDI sinyallerinin elektrik çoğullama teknolojisi, tüm teknik bağlantının anahtarıdır. Projede güç çoğullama için gereken ASI/SDI sinyal hızı çok yüksek olduğundan, standart hız 270Mbit/s'ye ulaştığından ve homolog bir sinyal çoğullama olmadığından, sinyali doğrudan çoğullamak zor ve ekonomik değildir ve önce restore edilmelidir. Her sinyalin saati, yüksek hızlı seri sinyali düşük hızlı paralel sinyale dönüştürür ve daha sonra yerel saatle senkronizasyonu sağlamak için FIFO çip devresi aracılığıyla her sinyalin saat hızını ayarlar ve ardından iki elektrik sinyalini birden çoklar. programlanabilir çip, Ve sonra zaman bölmeli multipleks iletimini gerçekleştirin. Ancak bu sinyal işleme prosedürleri dizisinin ardından, aynı zamanda tasarımın ana teknik noktası olan alıcı uçta düzgün bir çoğullama çözme işlemi gerçekleştirilebilir.
Ek olarak, elektrik çoğullamanın kilitlenmesi de bir problemdir. Sinyal kanalı ne kadar fazlaysa, hız o kadar yüksek, kilitlemek o kadar zor ve PCB kartının yerleşimi için teknik gereksinimler o kadar yüksek. Bu sorun, çeşitli bileşenlerin makul bir şekilde yerleştirilmesi ve dağınıklığın bilimsel olarak filtrelenmesi gibi çeşitli işlemlerle çok iyi bir şekilde çözülebilir.
2. Donanım devresi
Bu tasarımda ana kullanım, National Semiconductor'ın en son güçlü ve kararlı dijital video yonga setidir. Kod çözme ve seri/paralel dönüştürme çipi CLC011'dir; kodlama ve paralel/seri dönüştürme çipi CLC020'dir; saat kurtarma çipi LMH0046'dır; uyarlanabilir kablo eşitleme çipi CLC014'tür; CPLD çipi, LATTICE'tan LC4256V'dir; FIFO çipi, IDT'den IDT72V2105'tir.
Devre işleme sürecinin denkleştirme kısmı Şekil 2'de gösterilmektedir. Şekil 2'de tek uçlu giriş ASI/SDI seri sinyalinin denkleştirme devresinden geçtikten sonra yeniden şekillendirildiği ve bir dizi diferansiyel sinyale dönüştürüldüğü görülmektedir. sonraki saat kurtarma işlemi için hazır. Eşitleme devresini geçtikten sonra sinyal kalitesi büyük ölçüde iyileştirilir ve giriş ve çıkış sinyali dalga biçimleri Şekil 3'te gösterildiği gibi karşılaştırılır.
Şekil 2 Devre işleme sürecinin dengeleme kısmı
Şekil 3 Dengeleme devresinin dalga formu karşılaştırması
Devre işleme sürecinin saat kurtarma kısmı Şekil 4'te gösterilmektedir. Şekil 4'ten çipin çalışma modunun doğru ayarlandığı görülebilir, saat kurtarma çipinin kullanması için yerel olarak 27M'lik bir saat sağlanır, dengeli yüksek -hız diferansiyel sinyali çipe girilir ve çip işlendikten sonra seri sinyal kurtarılır İçindeki saat sinyali devrenin aşağıdaki kod çözme kısmı tarafından kullanılır. Aynı zamanda çip, yüksek tanımlı sinyaller için saat kurtarmayı da destekleyebilir.
Şekil 4 Devre işleme sürecinin saat kurtarma kısmı
Devrenin kod çözme kısmı Şekil 5'te gösterilmektedir. Şekil 5'ten, saat kurtarma çipi tarafından kurtarılan seri saat ve seri verilerin, seri/paralel dönüşümden sonra, 10 bitlik kod çözme çipine girildiği görülmektedir. paralel veri ve 27M paralel saat çıkışı aşağıdaki FIFO devresi için saati hazırlamak için kullanılır. Her bir çalışma modundaki sinyallerin zamanlama diyagramı Şekil 6'da gösterilmektedir.
Şekil 5 Devre işleme sürecinin kod çözme kısmı
Şekil 6 Her modun sinyal zamanlama şeması
Devre işleme sürecinin FIFO kısmı Şekil 7'de gösterilmektedir. Bunların arasında, okuma saati, kodlama devresi tarafından kurtarılan 27M paralel saati ve yazma saati, yerel 27M saatini kullanır. FIFO'dan geçen 10-bit paralel sinyal, elektrik çoğullama için CPLD'ye sonraki girişe hazırlanmak için ayarlama yoluyla yerel saat ile senkronize edilir. CPLD'nin elektrik çoğullama prosedürü aşağıdaki gibidir, bunların arasında 2BP-S çoğullama prosedürü ve 2BS-P demultiplexing prosedürüdür.
Şekil 7 Devre işleme sürecinin FIFO kısmı
2BP-S'nin Mimari ŞEMATİK
SİNYAL gnd: std_logic := '0';
SİNYAL vcc: std_logic := '1';
Sinyal N_25: std_logic;
Sinyal N_12: std_logic;
Sinyal N_13: std_logic;
Sinyal N_15: std_logic;
Sinyal N_16: std_logic;
Sinyal N_17: std_logic;
Sinyal N_21: std_logic;
Sinyal N_22: std_logic;
Sinyal N_23: std_logic;
Sinyal N_24: std_logic;
Başlamak
I30: G_D Liman Haritası (CLK=>N_25, D=>N_13, Q=>N_22 );
I29: G_D Liman Haritası (CLK=>N_25, D=>N_16, Q=>N_23 );
I34: G_OUTPUT Bağlantı Noktası Haritası (I=>N_22, O=>Q0 );
I33: G_OUTPUT Bağlantı Noktası Haritası (I=>N_23, O=>Q1 );
I2: G_INPUT Bağlantı Noktası Haritası (I=>CLK, O=>N_25 );
I7: G_INPUT Bağlantı Noktası Haritası (I=>A, O=>N_12 );
I8: G_INPUT Bağlantı Noktası Haritası (I=>LD, O=>N_21 );
I6: G_INPUT Bağlantı Noktası Haritası (I=>B, O=>N_15 );
I12: G_2OR Bağlantı Noktası Haritası (A=>N_17, B=>N_24, Y=>N_16 );
I16: G_2AND1 Bağlantı Noktası Haritası (AN=>N_21, B=>N_22, Y=>N_24 );
I21: G_2AND Bağlantı Noktası Haritası (A=>N_21, B=>N_12, Y=>N_13 );
I20: G_2AND Bağlantı Noktası Haritası (A=>N_21, B=>N_15, Y=>N_17 );
SON ŞEMATİK;
2BS-P'nin Mimari ŞEMATİK
SİNYAL gnd: std_logic := '0';
SİNYAL vcc: std_logic := '1';
Sinyal N_5: std_logic;
Sinyal N_1: std_logic;
Sinyal N_3: std_logic;
Sinyal N_4: std_logic;
Başlamak
I8: G_OUTPUT Bağlantı Noktası Haritası (I=>N_4, O=>Q0 );
I1: G_OUTPUT Bağlantı Noktası Haritası (I=>N_5, O=>Q1 );
I2: G_INPUT Bağlantı Noktası Haritası (I=>CLK, O=>N_3 );
I3: G_INPUT Bağlantı Noktası Haritası (I=>SIN, O=>N_1);
I7: G_D Liman Haritası (CLK=>N_3, D=>N_4, Q=>N_5 );
I4: G_D Liman Haritası (CLK=>N_3, D=>N_1, Q=>N_4 );
SON ŞEMATİK;
Devre işleme sürecinin kodlama kısmı Şekil 8'de gösterilmektedir. Verileri aldıktan sonra, alıcı optik modül paralel verileri ve senkron saati CPLD'nin çoğullama çözme programı aracılığıyla kurtarır ve ardından orijinal yüksek hızlı seri sinyali kurtarır. Kablo sürücü çipi tarafından sürüldükten sonra iletim cihazı tarafından nihayet çıkan kodlama çip devresi. Tüm aktarım işlemini tamamlayın. Bunlar arasında kodlama devresi parçasının sinyal dizisi Şekil 9'da gösterilmektedir.
Şekil 8 Devre işleme sürecinin kod kısmı
Şekil 9 Kodlama devresinin sinyal zamanlama şeması
3. sonuç açıklamaları
CPLD tabanlı asenkron ASI/SDI sinyal elektrik çoğullama optik iletim ekipmanının tasarımı, önceki dalga bölmeli çoğullamanın yerini alarak iki sinyalin zaman bölmeli çoğullama iletimini gerçekleştirebilen en son ASI/SDI sinyal elektrik çoğullama/çoğullama çözme teknolojisini kullanır. tabanlı çok kanallı asenkron sinyal iletim modu, üretim maliyetlerinden büyük ölçüde tasarruf sağlar ve ürünlerin pazar rekabet gücünü daha da artırır.
Bizim diğer ürün:
